Laporan Akhir 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian  

5. Video Rangkaian  

6. Analisa  

7. Link Download  

1. Jurnal[Kembali]

Gambar 1.1 Jurnal Percobaan

2. Alat dan Bahan[Kembali]

A. Alat dan Bahan (Modul De Lorenzo)

        

        1. Jumper

Gambar 2.1 Jumper

            2. Panel DL 2203D 

            3. Panel DL 2203C 

            4. Panel DL 2203S

Gambar 2.2 Modul De Lorenzo

B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)

Gambar 2.3 IC 74LS112

        2. IC 7474 (D Flip Flop)

Gambar 2.4 IC 7474

           3. Power DC

Gambar 2.5 Power DC

           4. Switch (SW-SPDT)

Gambar 2.6 Switch

          5.  Logicprobe atau LED

Gambar 2.7 Logic Probe

3. Rangkaian Simulasi[Kembali]

Gambar 3.1 Rangkaian Simulasi Proteus

Gambar 3.2 Rangkaian Percobaan

4. Prinsip Kerja Rangkaian[Kembali

Percobaan 1 Flip-flop

Pada percobaan menggunakan IC 74LS112 (J-K Flip-Flop) dan IC 7474 (D Flip-Flop). Input dihubungkan ke B0 sampai B6, sedangkan output Q dan Q' dihubungkan ke H3, H4, H6, dan H7. Dalam rangkaian J-K flip-flop, kaki R terhubung ke B0, kaki S ke B1, kaki J ke B2, kaki CLK ke B3, kaki K ke B4, kaki Q ke H7, dan kaki Q' ke H6. Pada rangkaian D flip-flop, kaki D dihubungkan ke B5, kaki CLK ke B6, kaki Q ke H4, dan kaki Q' ke H3.

Selama percobaan digunakan variasi input dan output, yang dimana dengan S dan R yang bersifat active low, artinya aktif saat bernilai logika 0. Ketika S aktif, Q akan bernilai 1, begitu pula R akan membuat Q' bernilai 1. Jika S dan R tidak aktif, output tergantung pada kaki J, K, dan CLK pada J-K flip-flop, serta D dan CLK pada D flip-flop.

5. Video Rangkaian[Kembali]

6. Analisa[Kembali]

7. Link Download[Kembali]

Download HTML
Download Video
Download Datasheet IC 74LS112 (J-K Flip-flop)
Download Datasheet IC 7474 (D Flip-flop)
Download Datasheet Switch