Tugas Pendahuluan 1
PERCOBAAN 1 KONDISI 1
Buatlah rangkaian J-K flip flop dan D flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=1, B1=1,B2=0, B3=clock, B4=1, B5=1, B6=clock
2. Gambar Rangkaian Simulasi[Kembali]
Gambar 1. Rangkaian J-K flip flop dan D flip flop sebelum disimulasikan
Gambar 2. Rangkaian J-K flip flop dan D flip flop setelah disimulasikan
Pada rangkaian percobaan 1 ini, digunakan jenis IC 74LS112 dan IC 7474. Pada IC 74LS112, kaki R (reset) dihubungkan ke B0 dengan inputan 1, kaki S (set) dihubungkan ke B1 dengan inputan 1, kemudian untuk kaki J dihubungkan ke B2 dengan inputan 0, kaki clk dihubungkan ke B3 dengan inputan DCLOCK, dan kaki K dihubungkan ke B4 dengan inputan 1. Untuk outputnya sendiri adalah Q yang dihubungkan ke H7 dan Q' yang merupakan komplemen dari Q dan dihubungkan ke H6. Sedangkan pada IC 7474, kaki D dihubungkan ke B5 dengan inputan 1 dan kaki clk dihubungkan ke B6 dengan inputan CLOCK. Untuk outputnya sendiri adalah Q yang dihubungkan ke H4 dan Q' yang dihubungkan ke H3. Apabila rangkaian dijalankan maka untuk hasil outputnya sendiri adalah bernilai 1 untuk Q dan 0 untuk Q'. Hal ini disebabkan karena clk bersifat active low, dimana ia akan aktif saat berlogika 0. Sedangkan pada rangkaian ini, clk nya diberi masukan 1 sehingga clknya tidak aktif dan output Q berlogika 1 dan Q' berlogika 0.
Komentar
Posting Komentar