Tugas Pendahuluan 1
PERCOBAAN 1 KONDISI 8
Buatlah rangkaian seperti gambar percobaan 1 dengan menggunakan D flip flop dan output 4 bit
2. Gambar Rangkaian Simulasi[Kembali]
Gambar 1. Rangkaian sebelum disimulasikan
Gambar 2. Rangkaian saat disimulasikan
Pada rangkaian percobaan 1 kondisi 8 ini, merupakan counter asynchronous (ripple counter), dimana setiap flip-flop bekerja secara berurutan berdasarkan sinyal dari flip-flop sebelumnya (D flip-flop). Ketika sinyal clock diterapkan, flip-flop pertama akan mengubah nilai output Q setiap kali terjadi transisi naik pada sinyal clock. Setiap kali Q dari flip-flop sebelumnya berubah dari 1 ke 0, flip-flop berikutnya akan terpicu, mengubah output Q-nya. Ini menghasilkan pola counting biner, di mana setiap flip-flop bertindak sebagai satu bit dalam counter 4-bit. Flip-flop pertama merepresentasikan bit paling rendah (Least Significant Bit/LSB) dari counter, sedangkan flip-flop keempat merepresentasikan bit paling tinggi (Most Significant Bit/MSB).
Karena terdapat empat flip-flop yang terhubung secara serial, output Q dari masing-masing flip-flop akan membentuk pola biner yang berubah sesuai dengan siklus clock yang diterima. Output Q dari keempat flip-flop ini menghasilkan counter 4-bit, dengan output biner yang berurutan dari 0000 hingga 1111. Ini berarti rangkaian ini dapat menghitung dari 0 hingga 15 (dalam desimal), dan kemudian kembali ke 0.
Komentar
Posting Komentar